先進的能源效率自動控制

先進的C55x DSP能夠自動管理所有週邊設備、記憶體陣列、與CPU的能源。C55x DSP會持續地監控晶片中哪個部分正在運作，當這個部門工作完畢時便立刻關閉電源。

閒置狀態範圍的增加

即使是擁有最先進的能源控制，可供客戶依照產品需求，自行組織的閒置狀態範圍，才足夠將電源控制最佳化，C55x DSP核心將原本C54x系列DSP僅有的三個固定閒置狀態範圍，大幅擴充成以下六個元件及64種使用者自訂的組合：

•

CPU

•

快取記憶體Cache

•

週邊設備

•

DMA

•

Clock 產生器

•

外部記憶體介面External Memory Interface (EMIF)

•

指令的長度可為8-、 16-、 24-、 32-、 40-、 或 48-bits

•

指令的抓取(fetch)增加到16-bits 甚至 32-bits

•

晶片內建的指令緩衝器會自動解開每個指令，讓每個Clock循環的執行更有效率。

C55x DSP核心較少的記憶體匯流排存取活動可以有效減低功率消耗，而且較長的指令可以在一個循環週期內執行更多功能，因此還可以改善系統效能表現，降低成本。

C55x DSP的核心專注在日益迫切的平行處理效能需求，執行效率上的改進包括：

•

新加入的硬體 – 兩個17 x 17-bit乘法累加器(MAC)，第二個16-bit算數邏輯單元(ALU)，四個可用在簡單運算的資料暫存器(register)，和四個40-bit累加器(accumulator)。這些新加入的設備可以使系統在每個循環週期中處理更多工作，並且有效減低系統整體的功率消耗。

•

新加入的指令功能：

-

自動平行處理指令集Auto-parallel instructions

-

內涵的平行處理指令集Implicit or built-in parallel instructions

-

使用這自行開發的平行指令集User programmed parallel instructions

-

其他可以改善orthoganality的指令集

•

額外增加的匯流排與定址空間 –為了確保系統處理量能夠達到新硬體架構的理論值，C55x DSP核心還具有以下特性：

-

三個16-bit資料讀取匯流排

-

兩個16-bit資料儲存匯流排

-

一個32-bit程式指令匯流排

-

六個24-bit傳址匯流排

更好的控制指令密度

C55x DSP核心提供了許多新的控制指令，讓您可以將將一些控制機制直接整合在DSP中，省去了額外使用微處理器的需要：

•

新的指令緩衝器單元 –執行可變長度指令的能力意味著每個指令都能緊密地封包，有效率地執行，大幅減少能源消耗

•

新的資料暫存器(Data Register)和算數邏輯單元(ALU) –四個新的資料暫存器搭配一個新的算數邏輯單元，使您可以執行控制指令需要的一些簡單數學與邏輯運算，

•

條件式的執行 – 許多控制碼容許在特定條件下開啟執行別的分支任務，C55x DSP以能夠支援這種控制碼,當條件發生時，DSP能夠隨時準備好立即反應，以增加執行速度。

外部記憶體介面EMIF

C55x DSP32-bit寬的外部記憶體介面擁有更大的頻寬，更多的記憶體選擇，以及自動關閉電源的功能，能夠搭配許多高速便宜的同步記憶體，例如：

•

同步的Burst SRAM 和 DRAM

•

非同步的 SRAM、 DRAM、 ROM & Flash

快速滿載的指令快取記憶體

C55x DSP配備了一個指令快取，對於C55x DSP的核心執行速度來說，外部記憶體到DSP的距離成了在追求最高執行速度時令人煩惱的因素，然而，到外部記憶體抓取資料並不會消耗太多功率。因此，將外部記憶體儲存的指令先下載到內建的指令快取中，將有助於維持CPU執行速度，不僅如此，內建快取記憶體可以一口氣承載很多指令，CPU不再需要為了頻繁的下載命令花費能量，因而進一步減少功率消耗。

更便捷的除錯

C55x DSP內涵心的先進硬體模擬器，搭配eXpress™DSP軟體跟開發工具使用，將可以大幅加快及簡化您的除錯工作。

•

非侵入式的除錯功能：您可以設定觀察點，監控特定暫存器的變化而不必停止DSP的執行。

•

即時資料交換(Real-Time Data eXchange ,RTDX)： 讓您不必停止DSP的運作便可以觀察程式輸出的情形。

•

追蹤FIFO： 使用我們提供的XDS510模擬器，儲存DSP執行時最後16個PC 不連續點以及32個PC值。

TMS320C54x系列DSP是世界上最受歡迎的DSP，擁有15種效能表現從30到512MIPS的產品序列，C54x系列創新的架構以及指令集，使執行程式可以非常小，最有效地利用系統內建的記憶體。C54x系列DSP的架構特性包括：

•

Viterbi加速器將負責GSM通道解碼的工作的Viterbi ”butterfly update” 縮短成只要四個循環週期，空出來的處理能量使CPU能夠執行其他任務。四個內部匯流排和兩個定址產生器能夠負擔多個程式以及資料抓取的工作，降低了記憶體容量的瓶頸。

•

一個40-bit加法器和兩個40-bit累加器使重要的平行運算指令能在短短一個循環週期內完成。

•

在乘法器的輸出處還有第二個40-bit加法器，可以執行unpipelined 的MAC和雙加法與乘法同時處理的運算功。

•

僅需要一個循環週期，可以支援音效編碼浮點運算的指數編碼指令與normalization指令。

•

一個17 x 17-bit乘法器，可以在一個循環週期內執行16-bit signed以及unsigned的乘法運算，以及乘法的飽和(Saturation)與溢位(Rounding)控制。

•

新加入許多只需要一個循環週期的指令集，可以有效展現常用的DSP功能，例如： symmetrical FIR filter

•

八個輔助暫存器和一個軟體堆疊(Software Stack)，可以作為fixed-point的DSP編譯器.

•

高性能多核心版本的DSP(C542x and C544x DSPs)　，特別針對省電規格的應用設備，例如universal port.